Freelance FPGA : Distinguez les talents nécessaires à votre projet

Résumé d'expériences de Jan,
freelance FPGA habitant l'Essonne (91)

• CS Dental
  2011 - 2020

  Contexte Général : CS Dental leader mondial sur le marché des appareils de radiographie dentaire.
  
  Sujet du projet (panoramique dentaire) : Développement de FPGA permettant de récupérer les images du capteur. C’est ce capteur qui permet de récupérer l’image lors d’une radiographie panoramique dentaire. Lors d’un examen Le FPGA doit récupérer/traiter/stocker 3000 images de 1400x1200 pixels en 30 sec.
  
  Responsabilités occupées : Présentation de la nouvelle architecture du FPGA.
  Réalisation des spécifications, en respect avec les contraintes imposées par la FDA.
  Réalisation du code VHDL ou system verilog.
  Réalisation d’une simulation de non-régression.
  Intégration du FPGA dans son système avec l’équipe soft.
  
  L’évolution par rapport aux systèmes déjà existants est :
   A mon arrivée le code était non commenté, non documenté, mal architecturé, mal simulé et donc très difficilement supportable.
   Ma tâche a consisté a ré architecturer le Fpga.
   Réaliser un document de design détaillé.
   Intégrer le Fpga dans son système complet (FPGA cyclone2+Sensor+Micro freescale+Pci plda).
   Puis développer d’autres FPGA pour s’interfacer avec des capteurs plus gros et donc avec plus de débit (Cyclone 5+ Pcie).

  Environnement technique Simulation : Modelsim pour la simulation RTL, Routage : Chaine Altera pour le routage du FPGA + Qsys. Outil : IP Plda pour gérer le PCI 32 (33 et 66 Mhz). Langages : VHDL et rédaction des spécifications. Traçabilité des exigences en respect avec les contraintes FDA. Composant : Cyclone 2 avec PCI 32 bits puis Cyclone 5 avec Pcie

• Thales Meudon Contexte Général : Thales Meudon, projet Buesh et Clain
  2010 - aujourd'hui

  Sujet du projet : Vérification formelle du système complet.
  
  Responsabilités occupées : Réalisation des tests sur cartes.
  Réalisation chez le client (Thales Meudon) de tests sur cartes qui permettaient de prouver formellement le bon comportement du système.
  Discussion avec le client en cas d'erreur, dans le but de corriger le problème rencontré.

  Environnement technique Matériel : Un Pc pour la rédaction des fiches de tests. Scopes, analyseurs logiques, voltmètres et ampèremètres pour valider les fiches. Systèmes : Buesh, Clain

• ECE chez l’équipementier Ece
  2008 - 2010

  Participation au développement de FPGAs du système cœur électrique d’un Airbus A350.
  
  Réalisation des différentes spécifications FPGA à partir du besoin système.
  Control de la traçabilité des exigences amont (Reqtify).
  Développement en VHDL des différents modules des FPGAs impliqués dans ce système.
  Développement des différents modèles de composants sur les cartes qui s’interfacent avec les FPGAs.
  Simulation de chaque module indépendamment.
  Simulation au top.
  Intégration.

  Environnement technique Simulation : Modelsim pour la simulation RTL, Routage : Chaine Actel (Libero) pour le routage du FPGA Particularité : Interaction avec un sous traitant Indien (HCL). Langages : VHDL et rédaction des spécifications en Anglais.

• THALES AES
  2007 - 2008

  Réalisation au sein d’une équipe de 4 personnes d’un système complet de pilotage de moteur. Ces moteurs étant des machines tournantes permettant l’alimentation complète en électricité d’un avion type A 320.
  
  L’évolution par rapport aux systèmes déjà existants est :
  Remplacement des traitements analogiques par un traitement en numérique.
  Loi de commande stockée dans des EEPROM // (re paramétrable par l’opérateur via l’IHM)
  Ajout d’une IHM qui facilite l’utilisation du système par un opérateur lors de réalisation du monitoring ou du chargement des EEPROMs ou gestion des défauts…..
  
  Tâches réalisées :
  Réalisation complète de l’IHM (en Visual Basic).
  Réalisation de modules en VHDL dans les différents FPGA :
  Interface avec le PC (Liaison USB, géré par un composant FT245)
  Interface avec une EEprom série
  Interface avec EEprom Parallèle
  Interface avec des DAC et ADC (protocole SPI)
  Interface avec des capteurs de température.
  Validation sur banc (sans la puissance) du système complet.

• AVANEX
  2006 - 2007

  Réalisation des spécifications d’une nouvelle plateforme de transmission optique
  Câblage du nouveau micro contrôleur ARM9.
  Réalisation de la caractérisation du composant ADM1062, permet de réaliser le séquencement des alimentations sur la plate-forme.

• EADS DEFENSE ELECTRONICS
  2005 - 2006

  Projet : DNCA (Démonstrateur de nœud de communication aéroporté)
  Système de transmission radio, de données entre deux équipements distants et mobiles
  
  Spécification d'architecture
  Codage des différentiels blocs
  Simulations des blocs
  Intégrations dans le système
  
  Fonctions implémentées dans différents FPGA:
  Système de poursuite de phase
  Système d'encodage (CRC, TPC)
  Bloc de gestion de la puissance d'émission
  Mesure de taux d'erreur

  Environnement technique Simulation : Modelsim, Routage : Xilinx Synthèse : XST Intégration : analyseur logique, oscilloscope, chipscope

• SEASCAN ELECTRONICS
  2004 - aujourd'hui

  Développement d’une carte à base de FPGA Altera
  Objet: Le but de la carte est de faire de la compression vidéo au format Jpeg 2000 et de stocker les données sur le disque dur d’un PC via le port PCI. L’application finale étant de mesurer la présence du plancton marin dans l’océan.
  
  Ecriture d’un document de conception détaillé du FPGA
  Développement du FPGA en « Full VHDL »
  Simulation des sous blocs
  Commentaires rigoureux de tout le VHDL
  Ecriture des différents modèles des composants avec lequel le FPGA s’interface
  Intégration sur la carte
  Correction des bogues ou mise en place d’une manipulation pour résoudre ces bogues
  
  Cette carte inclut :
  Des composants Vidéo (ADV7123, ADV7183, ADV202, régulateurs, interface camera link)
  Une interface PCI pour l’interface avec l’utilisateur
  Une interface I2c, UART pour le paramétrage des composants

  Environnement technique Modelsim , Quartus

• STAUBLI
  2004 - aujourd'hui

  Développement d’un FPGA en VHDL a partir du schématique. C’est un portage qui est demandé.
  
  Ecriture du VHDL a partir d’un FPGA réalisé en schematique.
  Ecriture des tests benches qui prouvent l’équivalence entre l’ancien design schématique et le nouveau design VHDL

• IBM
  2003 - aujourd'hui

  Validation d’un ASIC de traitement et mise en forme de vidéo.
  
  Correction du code / Ecriture de tests benchs
  Travail en collaboration avec l’équipe de validation

• THALES OPTRONICS
  2003 - aujourd'hui

  Développement d’un FPGA pour une application vidéo embarquée dans un sous marin.
  
  Desentrelacement Vidéo
  Interfaçage du FPGA avec une SDRAM
  Interfaçage du FPGA avec une de leur carte
  Transparence I2c
  Interface avec un composant Vidéo en entrée BT 656
  Le codage VHDL faisait suite à une analyse de timing précise afin de gérer correctement les asynchronismes

  Environnement technique Simulation : Modelsim Routage : Xilinx Synthèse : XST