Projet BBOX SENSATION (Gateway): Étude, Conception et intégration du middleware PACE pour la nouvelle génération (NG) de BBOX (chipset vox185/mips de IKANOS), mise à niveau logiciel du parc existant et migration vers le nouveau Palier logiciel intégrant toutes les nouvelles fonctionnalités (IPV6, GINP, VDSL, Mediacenter...) pour l'ensemble des cibles (vox160, vox185, bcm96358).
Tache:
Etude et conception de la partie expérimentale IPV6 pour le portage sur la gateway.
Support du l'équipe réseau pour la mise en œuvre de la partie IPV6
Portage du nouveau BSP IKANOS pour la cible vox185
Portage du nouveau SDK Pace dans l'environnement (RTC) de Bouygues télécom
Etude et portage du SLIC (silabs) et des drivers SAGEMCOM sur la BBOX NG
Mise au point de la Datapump xDSL pour l'intégration des nouvelles fonctionnalités G.INP et VDSL pour l'ensemble des cibles (vox160 et vox185)
Suivi des anomalies IKANOS et Intégration des mises à jour pour les différentes parties du BSP, de la Datapump et des patchs SAGEMCOM
Corrections des bugs Applicatifs, Drivers et BSP du middleware des BBOX
Modification et Correction de la partie TR-069 pour la communication avec l’ACS et intégration de la partie G.INP
Projet ATP (Automatique Test Platform): Étude et réalisation d'une plateforme de test automatique sous Linux pour valider les équipements de mesures de lignes xDSL (ADSL1, 2, 2+) aussi bien les différentes configurations matérielles de la tête de Tests que les différentes versions logicielle embarquées et livrées aux clients (France Télécom, British Télécom, Deutsch Télécom)
Tache:
Spécification et mise en œuvre d’une matrice a base de relais et d’une carte d’entrée/sortie piloter via un driver sous LINUX pour pouvoir reproduire les différentes configurations clients permettant de tester l’appareil de mesures dans un environnement client.
Spécification et mise en œuvre de l’application logicielle en PYTHON pour gérer les configurations de la matrice ainsi que les scénarios de tests transmis par Fichier XML à l’appareil de mesures des lignes ADSL
Développement de script de tests en python, bash et SHELL pour les tests de non régressions
Développement de script bash pour la gestion des FPGA embarqués sur les différentes sondes xDSL installé sur les réseaux des clients (FT, BT)
Gestion des versions du Banc de tests sous CVS puis sur Subversion
Projet QT200 xDSL mark I/II: Equipement de mesures de ligne xDSL sous linux à base d’un strongARM et PowerPC, déployer dans les centraux téléphoniques pour la qualification des lignes xDSL à distance ou en local au niveau du DSLAM, Développé en langage C/C++ et Python. En collaboration avec les équipes des sites aux USA et à Plymouth (Royaume-Uni).
Tache: Phase de démarrage de l’architecture du QT200
Participation à la définition des différents agents embarqués dans l’équipement de mesures
Définition du self test pour les tests matériels
Tache: Étude et réalisation de l’ IHM embarqué pour pouvoir configurer les équipements en local via une liaison série RS232 ou à distance via le port Ethernet
Spécification des différentes interfaces de communications et des paramètres de configuration de l’équipement de mesures
mise en œuvre de l’IHM en Python
TESTS et validation
Tache: Etude et réalisation d’une application embarqué pour pouvoir lancer des tests automatiques en local via une interface série et/ou Ethernet
Spécification et mise en œuvre de l’application en PYTHON embarqué sur l’équipement de mesures
Spécification et mise en œuvre du self test
Possibilité d’intégré des nouveaux tests en fonction des releases logiciels
Tests et Validation
Tache: Étude et réalisation de l’application de calibration des lignes xDSL, elle permet de déterminer la localisation des défauts sur la ligne ADSL
Spécification et définition en XML des paramètres de configuration pour lancer la calibration sur lignes ADSL et des résultats de sorties
Codage des scripts CGI
Développement, Tests et validation de l’application de calibration
Tache: Etude et réalisation du gestionnaire d’alarmes embarqué pour pouvoir notifier les différentes gravités des alarmes survenues sur l’équipement ou sur la ligne ADSL
Spécification et mise en œuvre de l’agent d’alarmes en C++
Utilisation des services CORBA pour la communication entre les agents
TEST et Validation
Projet QT100/QT1000: Développement sous un environnement PSOS (noyau temps réel) d’applications embarqués sur l’équipement de supervision 2Mbit/s et 155 Mbit/s à base d’un microprocesseur 68360 et de drivers pour l’intégration de nouvelles cartes de supervisons.
Tache: Développement en C, C++ pour les applications comme la qualité de transmission QOS de la ligne supervisé (SDH, PDH), la gestion des sévérités des alarmes, la notification au système de gestion et la signalisation des alarmes.
Tache: Optimisation du code drivers pour l’intégration des nouvelles cartes de supervision 2M bit/s
Tache: Intégration, ajout et modification des MIBS SNMP
Tache: Développement des pages HTML pour le serveur web embarqué permettant de configurer à distance les équipements de supervisions
Tache : Portage d’applications de VxWorks sous PSOS 2.3
Tache: Tests et correction des bugs (anomalies) des différentes versions
Projet : POC JUNGO (proof of concept): Étude et intégration d'application Open Source sur le Middleware JUNGO et mise en place d'un environnement de développement sous Linux dans le cadre des développements de la BBOX SENSATION.
Tache:
Mise en place de la procédure d'intégration de nouveau package Open Source sur les deux plateformes X86 (machine host) et mipseb-broadcom (target TG787), ceci afin de valider l'intégration d'une application Open source sur la cible TG787 et de limiter les risques de bugs lors de l'installation de ce package sur la cible. Comme l'intégration du serveur LIGHTTPD et du module WEBDAV sur la plateforme X86 et sur la cible TG787
Mise en œuvre de la possibilité de faire la migration de la BBOX TCL vers une BBOX JUNGO et BBOX BEWAN
Etudié la possibilité d'utiliser RTC dans le cadre du développement IAD.
Projet CARTE SEM: Développement pour le compte de France Télécom d’une carte d’interface SEM pour la communication entre l’équipement de supervision 155 Mbits (analyseur SDH) et le système de gestion
Tache: Développement de la partie hardware a base d’un Xilinx et d’un microcontrôleur 8051 et deux interfaces série RS232 et SEM
Tache: Développement du VHDL pour la programmation du Xilinx
Tache: Développement de la partie software en langage C pour l’application
Tache: TEST et VALIDATION
Projet CARTE SEM/FIP: Développement pour le compte de CEGELEC d’une carte d’interface SEM/FIP pour l’adaptation du protocole FIP en SEM
Tache: Développement de la partie hardware à base d’un Xilinx et d’un microcontrôleur 8051 et dune interface série SEM et FIP (protocole industriel CEGELEC)
Tache: Développement du VHDL pour la programmation du Xilinx
Tache: Développement de la partie software en langage C pour l’application