Aymen - Ingénieur système VHDL

Aymen ********
********
7050 Menzel Bourguiba
Tunisie
Tel : +216 97 354 523
******** : ********


Ingénieur RTL design (FPGA)

Objectif professionnel

Mon objectif professionnel est d’avoir l’expertise dans les domaines novateurs de la conception de circuits intégrés voir la conception des ASICs , le développement sur FPGA et la conception des architectures des systèmes embarqués.

Formation

2010 : Ecole National d’ingénieur de Sfax, mastère de recherche « Nouvelles Technologies des Systèmes Informatiques Dédiés ».
2007 : Ecole National d’ingénieur de Sfax, génie électrique option Ingénierie des systèmes informatiques.
2004 : classe préparatoires aux grandes écoles EPEIN (Maths).
2002 : Bac maths : mention BIEN


Expériences professionnelles

Ingénieur à Telnet Technologie depuis Septembre 2007

 Depuis Mars 2009 (Audio\Video Decoder (Thomson Grass Valey)) Développement d’un Décodeur Audio\Vidéo. Un flux giga ethernet attaque deux PFGA pour assurer le monitoring et le dégigage des flux TS pour attaquer 4 décodeurs vidéo. L’audio décodée et l’ancillary data sont insérés dans la vidéo décodée (SD ou HD). La sortie de la vidéo est sur l’interface SDI et ASI.
• Conception de l’architecture (Insertion de l’audio et des donénes ancillaires dans la vidéo décodée tout en respectant les Normes SMPTE 291M,125M,296M,340M etc..) .
• Rédaction du document de la spécification détaillée et des matrices de tests (Plan de validation) : scénarios de tests avec les exigences associées.
• Developpement d’un module qui sert à recevoir des données depuis le décodeur ST7109 via le protocole SPI et l’insérer dans la vidéo (Ancillary data Embedder) .
• Assurer la communication entre le processeur (IMX27 ARM) et un FPGA Cyclonne III via le protocole DTACK (Synchrone et Asynchrone) et WAIT STATE.
• Tester le Soft du processeur IMX (différents périfériques) tout en se basant sur la carte APF27 (FPGA XILINX).
• Mise en place d’un génèrateur TS paralléle (Streamer SDI (DECTEK)+ Sérialiseur ASI (FPGA)) qui est utlisé comme entrée pour attaquer les décodeurs Vidéos.
• Assurer la Communication entre l’FPGA CIII et la DDR (Micron) via le bus avalon.
• Testbenchs unitaires, vérification fonctionnelle avec ModelSim des différents modules developpés.
• Synthése avec Quartus II et vérification sur carte de prototypage avec Signaltap II logic analyzer (Altéra sous Quartus 9.1).
• Assurer le téléchargement du firmware ST 7109 via le processeur.
• Validation du module du dégigage et de la correction PCR (digramme de l’œil, analyseur video, analyseur ASI)
• Mise en place de banc de tests et validation de la carte.
• Collaboration entre l’équipe microéléctronique et l’equipe Software (Phase de validation)

 Août 2008 – Mars 2009 (Projet Evolynx avec Cegelec Secure)
Il s’agit d’un système de contrôle et de sécurité de site.
• Conception et définition de l’architecture
• Réadaction du plan de validation
• Developpement et portage en C embarqué des différents driver des lecteurs de badges utilisés (Legic, STID, Mifare, Clock and Data, wiegand, Diester PRD).
• Développement d’un Crypto manager (Communication IPC) basé sur l’algorithme AES Rijndael. (palteform Eclipse sous Linux)

 Février 2008 – Juillet 2009 Développement d’un système d’info loisir (R&D).
• Spécifications d’un systeme modulaire pour l’infoloisir .
• Conception et développement de différents modules du systéme en VHDL.
• Simulation et synthése (Quartus II)
• Encadrement des stagiaires PFA au sein de l’unité microélectronique.

 septembre 2007 – février 2008 Development of Harvard RISC Processor (DHRP)
Conception, modélisation et vérification d'un processeur RISC doté de deux unités de calcul : une unité arithmétique logique et une autre en virgule flottante. Ce projet vient dans le cadre d’une formation et mise mise en place du processus du travail au sein de Telnet.

• Rédaction du document de spécification fonctionnelle
• Développement du modèle fonctionnel en C++
• Développement au niveau RTL des différents composants du processeur en VHDL.
• Vérification statique du modèle utilisant des assertions PSL
• Développement et utilisation de l’environnement de vérification dynamique en SystemC.



Projets pédagogiques

CES Lab à SFAX (ENIS) 6 mois du 01/07 à 06/07
L’objet du projet porte sur la conception et la réalisation d’une carte de numérisation vidéo intelligente. Cette carte, à composants CMS, sert à numériser les diapositifs lors d’une présentation à partir d’un flux VGA. La carte détecte automatiquement la résolution de la vidéo d’entrée et déduit seule sa fréquence d’échantillonnage. La carte fait partie d’un ensemble visant l’enregistrement et/ou diffusion IP d’une conférence.
Le travail réalisé est :
• Etudier le signal VGA.
• Etudier le document technique du convertisseur TDA8754 (slave I2C) de Philips et le Bus I2C.
• Faire une étude de CEM (la carte peut fonctionner à 270 MHz, contrainte de parasites HF)
• Conception de la carte avec EAGLE.
• Fabrication et montage de la carte à composants CMS, (un stage d’une semaine à Betronic (FUBA) Tunisia).
• Test et validation.
Mot clés : Carte de prototypage stratix 1s40, PC, composants CMS, EAGLE, QUARTUS II, SOPC builder, NIOS, C, VHDL.

Stage à HLP (High Level Programming) à Tunis. Durée 1 mois 02/07/2005
L’objet du projet porte sur la conception d’une relève compteur (d’électricité) à base de pic 16f866, et l’envoie de l’information via SMS.
Mots clés : rs232, pic 16F866, EAGLE, cc5x, mplab, HyperTerminal , commande AT, C.

Compétences techniques

Systèmes : Linux, Windows 9x/NT/XP, MS-Dos.

Langages : VHDL, PSL, C, TCL,Shell, System C (notions ), E (notions), Assembleur.

Logiciels : Altéra (Quartus II, SOPC Builder, SignalTap, Nios IDE)
Mentors Graphics (ModelSIM)
Synopsys (Design Compiler)
Xilinx (ISE)
Cadence (NCSIM, Soc Encounter, notions Virtuoso/Specman Elite/ )
Outils de gestion de configuration : Tortoise CVS, SVN
Autre : Eagle, Altium, Xemacs, Eclipse, MATLAB

Appareils : Kit de développement à base d’FPGA (Cyclonne III, Stratix II GX audio video development Kit, stratix II NIOS IDE development kit, DE2 , DE1), carte de développement APF27(Armadus)
Analyseur vidéo TEKTRONIX WFM 7100
Analyseur Logique AGILENT
Oscilloscope numérique AGILENT
Streamer ASI, ETHERNET
Décodeur/Encodeur Vidéo professionnel VBE de GV
Streamer ASI/SDI Dektec


Bus & protocoles : Vidéo (SD\HD) conformes aux normes SMPTE, SDI, ASI
Données ancillaires pour vidéo (AudioAES, SPDIF, Telectext, AFD, DVITC..)
Standard VGA
SPI, UART, DTACK, AHB, Avalon (maître\esclave), I2C, commandes AT.

Méthodologie : DO254


Hobbies, Informations complémentaires

Animateur pour enfants (5-6 ans, 10-12 ans) dans un centre aéré à Menzel Bourguiba.
Ceinture noire Karaté shotokan
Centres d’intérêts : Camping, pêche, photographie, tennis et cyclisme.